為了保證接收端在時(shí)鐘有效沿時(shí)采集到正確的數(shù)據(jù),通常都有建立/保持時(shí)間的要求,以避免采到數(shù)據(jù)線上跳變時(shí)不穩(wěn)定的狀態(tài),因此這種總線對于時(shí)鐘和數(shù)據(jù)線間走線長度的差異都有嚴(yán)格要求。這種并行總線在使用中比較大的挑戰(zhàn)是當(dāng)總線時(shí)鐘速率超過幾百M(fèi)Hz后就很難再提高了,因?yàn)槠浜芏喔⑿芯€很難滿圖1.15并行總線的時(shí)鐘傳輸足此時(shí)苛刻的走線等長的要求,特別是當(dāng)總線上同時(shí)掛有多個(gè)設(shè)備時(shí)。為了解決并行總線工作時(shí)鐘頻率很難提高的問題,一些系統(tǒng)和芯片的設(shè)計(jì)廠商提出了嵌入式時(shí)鐘的概念。其思路首先是把原來很多根的并行線用一對或多對高速差分線來代替,節(jié)省了布線空間;然后把系統(tǒng)的時(shí)鐘信息通過數(shù)據(jù)編碼的方式嵌在數(shù)據(jù)流里,省去了專門的...
為了提高信號在高速率、長距離情況下傳輸?shù)目煽啃?,大部分高速的?shù)字串行總線都會采用差分信號進(jìn)行信號傳輸。差分信號是用一對反相的差分線進(jìn)行信號傳輸,發(fā)送端采用差分的發(fā)送器,接收端相應(yīng)采用差分的接收器。圖1.13是一個(gè)差分線的傳輸模型及真實(shí)的差分PCB走線。 采用差分傳輸方式后,由于差分線對中正負(fù)信號的走線是緊密耦合在一起的,所以外界噪聲對于兩根信號線的影響是一樣的。而在接收端,由于其接收器是把正負(fù)信號相減的結(jié)果作為邏輯判決的依據(jù),因此即使信號線上有嚴(yán)重的共模噪聲或者地電平的波動,對于的邏輯電平判決影響很小。相對于單端傳輸方式,差分傳輸方式的抗干擾、抗共模噪聲能力 提高。 數(shù)字信號處理系統(tǒng)...
數(shù)字信號的時(shí)域和頻域 數(shù)字信號的頻率分量可以通過從時(shí)域到頻域的轉(zhuǎn)換中得到。首先我們要知道時(shí)域是真實(shí)世界,頻域是更好的用于做信號分析的一種數(shù)學(xué)手段,時(shí)域的數(shù)字信號可以通過傅里葉變換轉(zhuǎn)變?yōu)橐粋€(gè)個(gè)頻率點(diǎn)的正弦波的。這些正弦波就是對應(yīng)的數(shù)字信號的頻率分量。假如定義理想方波的邊沿時(shí)間為0,占空比50%的周期信號,其在傅里葉變換后各頻率分量振幅。 可見對于理想方波,其振幅頻譜對應(yīng)的正弦波頻率是基頻的奇數(shù)倍頻(在50%的占空比下)。奇次諧波的幅度是按1"下降的(/是頻率),也就是-20dB/dec(-20分貝每十倍頻)。 數(shù)字信號的抖動(Jitter);智能化多端口矩陣測試數(shù)字信號測試銷售...