SDRAM各管腳功能說明:1、CLK是由系統(tǒng)時鐘驅動的,SDRAM所有的輸入信號都是在CLK的上升沿采樣,CLK還用于觸發(fā)內部計數(shù)器和輸出寄存器;2、CKE為時鐘使能信號,高電平時時鐘有效,低電平時時鐘無效,CKE為低電平時SDRAM處于預充電斷電模式和自刷新模式。此時包括CLK在內的所有輸入Buffer都被禁用,以降低功耗,CKE可以直接接高電平。3、CS#為片選信號,低電平有效,當CS#為高時器件內部所有的命令信號都被屏蔽,同時,CS#也是命令信號的一部分。4、RAS#、CAS#、WE#分別為行選擇、列選擇、寫使能信號,低電平有效,這三個信號與CS#一起組合定義輸入的命令。5、DQML,D...